close
Digitimes 日前發表瞭研究報告，分析瞭三星、臺積電 、Intel 及 IBM 四傢的半導體工藝密度問題，對比瞭 10nm、7nm、5nm、3nm 及 2nm 的情況。
在 10nm 節點，三星的晶體管密度隻有 0.52 億 /mm2， 臺積電是 0.53 億 /mm2，Intel 已經達到瞭 1.06 億 /mm2， 密度高出一倍左右。
7nm 節點，三星的工藝密度是 0.95 億 /mm2， 臺積電是 0.97 億 /mm2，Intel 的 7nm 則是 1.8 億 /mm2， 依然高出 80% 以上。
再往後的 5nm 節點上，三星實現瞭 1.27 億 /mm2 的密度，臺積電達到瞭 1.73 億 /mm2，Intel 的目標是 3 億 /mm2， 三星與其他兩傢的差距愈發拉大。
到瞭 3nm 節點，臺積電的晶體管密度大約是 2.9 億 /mm2， 三星隻有 1.7 億 /mm2，Intel 的目標是 5.2 億 /mm2。
2nm 節點沒多少數據 ，IBM 之前聯合三星等公司發佈的 2nm 工藝密度大約是 3.33 億 /mm2， 臺積電的的目標是 4.9 億 /mm2。
以上數據其實不能 100% 反映各傢的技術水平，還要考慮到性能、功耗、成本的差距，但就摩爾定律關註的密度來看 ，Intel 在這方面基本還是按照之前的規范走的，三星、臺積電工藝宣傳註水也不是什麼新聞瞭。
當然，三星這方面的浮誇可能更多一些 ，3nm 節點的密度也不過是 Intel 的 7nm 水平 ，Intel 的 5nm 工藝都能夠直逼 IBM 2nm 水平，不知道這該說 Intel 太老實還是其他公司太滑頭呢？
全站熱搜
留言列表
